PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-353848

(43)Date of publication of application: 19.12.2000

(51)Int.Cl.

H01S 5/026 G02F 1/025 H01L 21/306 H01L 21/308 H01S 5/227

(21)Application number: 11-163827

(71)Applicant:

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

10.06.1999

(72)Inventor:

KADOWAKI TOMOKO

TADA HITOSHI


TAKIGUCHI TORU MIHASHI YUTAKA

(54) SEMICONDUCTOR LASER DIODE WITH OPTICAL MODULATOR AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To enable rapid operation by raising separation resistance of an isolation part by forming a high resistance InP layer on a surface of both sides of a mesa part formed lower than a laser oscillation part and an optical modulator part in an isolation part.

SOLUTION: A mesa 5 having a vertical side surface to a substrate 1 is formed and a recessed part 201 is formed in an isolation part 102 in a surface wherein a buried layer is formed by making the depth of the mesa 5 deep in the isolation part 102 and shallow in a laser oscillation part 103 and a modulator part 101. That is, if an n-type InP layer 62 is in contact with a mesa top and is set thick enough in the laser oscillation part 103 and the modulator part 101, the n-type InP layer 62 is formed apart from the mesa 5 in an isolation part. Therefore, the n-type InP 62 does not remain in the isolation mesa part 102, separation resistance of an isolation part can be made high, and rapid operation is possible.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-353848 (P2000-353848A)

(43)公開日 平成12年12月19日(2000.12.19)


| (51) Int.Cl.7 | | 識別記号 | FΙ | テーマコード(参考) |
|---------------|--------|-----------------------|-------------------|-----------------|
| H01S | 5/026 | | H01S 5/026 | 2H079 |
| G02F | 1/025 | | G02F 1/025 | 5 F O 4 3 |
| H01L 2 | 21/306 | | H 0 1 L 21/308 | C 5F073 |
| 2 | 21/308 | _ | H01S 5/227 | |
| H01S | 5/227 | _ | H01L 21/306 | В |
| | | | 審査請求 未請求 請求項の | X13 OL (全 19 頁) |
| (21)出願番号 | | 特願平11-163827 | (71)出顧人 000006013 | |
| | | | 三菱電機株式会社 | |
| (22)出願日 | | 平成11年6月10日(1999.6.10) | 東京都千代田区丸の | 0内二丁目2番3号 |
| | | | (72)発明者 門脇 朋子 | |
| | | | 東京都千代田区丸の | D内二丁目2番3号 三 |
| | | | 菱電機株式会社内 | |
| | | | (72)発明者 多田 仁史 | |
| | | | 東京都千代田区丸の | D内二丁目2番3号 三 |
| | | | 菱電機株式会社内 | |
| | | | (74)代理人 100062144 | |
| | | | 弁理士 青山 葆 | (外1名) |
| | • | | | |
| | | - | | 最終頁に続く |
| | | | | |

(54) 【発明の名称】 光変調器付半導体レーザダイオードとその製造方法

(57) 【要約】

【課題】 アイソレーション部の分離抵抗を高くでき、 高速動作が可能な変調器付半導体レーザダイオードを提 供する。

【解決手段】 InP基板上に、形成されたメサ部と、メサ部の両側に埋め込み成長された高抵抗InP層と、メサ部及び高抵抗InP層上に形成されたp型クラッド層とを備え、アイソレーション部により一端側のレーザ発振部と他端側の光変調器部とが分離されかつレーザ発振部及び光変調器部における高抵抗InP層上とp型クラッド層との間にn型InP層が形成されてなる光変調器付半導体レーザダイオードにおいて、高抵抗InP層は、アイソレーション部においてレーザ発振部及び光変調器部より低くなるように形成された面上に成長した。



1:InP基板

9: メサ溝

3: 吸収層

ちにメサ

6: 電流ブロック層

61: 高抵抗InP層

62: n型 InP層

7: P型 InPクラッド層: 8: P型コンタクト層

【特許請求の範囲】

【請求項1】 InP基板上に、一端から他端に至る帯状に形成されたメサ部と、該メサ部の両側に埋め込み成長された高抵抗InP層と、上記メサ部及び上記高抵抗InP層上に形成されたp型クラッド層とを備え、アイソレーション部により上記一端側のレーザ発振部と上記他端側の光変調器部とが分離されかつ上記レーザ発振部及び上記光変調器部における上記高抵抗InP層上とp型クラッド層との間にn型InP層が形成されてなる光変調器付半導体レーザダイオードにおいて、

上記高抵抗 I n P 層は、上記アイソレーション部において上記レーザ発振部及び上記光変調器部より低くなるように形成された上記メサ部両側の面上に成長されていることを特徴とする光変調器付半導体レーザダイオード。

【請求項2】 上記メサ部は、上記InP基板上に活性 層を含む半導体層を形成して、該メサ部の両側の半導体 層をドライエッチングにより除去することにより形成されている請求項1記載の光変調器付半導体レーザダイオード。

【請求項3】 InP基板上に、一端から他端に至る帯状に形成されたメサ部と、該メサ部の両側に埋め込み成長された高抵抗InP層と、上記メサ部及び上記高抵抗InP層上に形成されたp型クラッド層とを備え、アイソレーション部により上記一端側のレーザ発振部と上記他端側の光変調器部とが分離されかつ上記レーザ発振部及び上記光変調器部における上記高抵抗InP層上とp型クラッド層との間にn型InP層が形成されてなる光変調器付半導体レーザダイオードにおいて、

上記メザ部の両側に溝が形成されかつ上記メザ部は上記 アイソレーション部において、上記メザ部の両側面がそれぞれ、上記各溝の側壁と一致するように、かつ上記レーザ発振部及び光変調器部において上記メザ部の両側面が上記各溝の側壁の内側に位置するように形成されていることを特徴とする光変調器付半導体レーザダイオード。

【請求項4】 InP基板上に、一端から他端に至る帯状に形成されたメサ部と、該メサ部の両側に埋め込み成長された高抵抗InP層と、上記メサ部及び上記高抵抗InP層上に形成されたp型クラッド層とを備え、アイソレーション部により上記一端側のレーザ発振部と上記他端側の光変調器部とが分離されかつ上記レーザ発振部及び上記光変調器部における上記高抵抗InP層上とp型クラッド層との間にn型InP層が形成されてなる光変調器付半導体レーザダイオードにおいて、

上記メサ部は上記レーザ発振部、上記アイソレーション . 部及び光変調器部において略同一の幅を有し、

上記高抵抗 I n P 層は、上記アイソレーション部において上記レーザ発振部及び光変調器部より広い幅の選択成長マスクを用いて成長されていることを特徴とする光変調器付半導体レーザダイオード。

【請求項5】 InP基板上に、一端から他端に至る帯状に形成されたメサ部と、該メサ部の両側に埋め込み成長された高抵抗InP層と、上記メサ部及び上記高抵抗InP層上に形成されたp型クラッド層とを備え、アイソレーション部により上記一端側のレーザ発振部と上記他端側の光変調器部とが分離されかつ上記レーザ発振部及び上記光変調器部における上記高抵抗InP層上とp型クラッド層との間にn型InP層が形成されてなる光変調器付半導体レーザダイオードにおいて、

2

10 上記高抵抗InP層は、上記アイソレーション部において上記レーザ発振部及び上記光変調器部より高くなるように形成された上記メサ部両側の面上に成長されていることを特徴とする光変調器付半導体レーザダイオード。 【請求項6】 InP基板上に、一端から他端に至る帯状に形成されたメサ部と、該メサ部の両側に埋め込み成長された高抵抗InP層と、上記メサ部及び上記高抵抗InP層上に形成されたp型クラッド層とを備え、アイソレーション部により上記一端側のレーザ発振部と上記他端側の光変調器部とが分離されかつ上記レーザ発振部20 及び上記光変調器部における上記高抵抗InP層上とp型クラッド層との間にn型InP層が形成されてなる光変調器付半導体レーザダイオードにおいて、

上記高抵抗 I n P層は、上記アイソレーション部において上記メサ部から離れた位置で盛り上がるように成長されていることを特徴とする光変調器付半導体レーザダイオード。

【請求項7】 上記メサ部は、上記半導体基板上に活性 層を含む半導体層を形成して、該メサ部の両側の半導体 をウエットエッチングで除去することにより形成され、上記一対の構はウエットエッチングで形成されている請 求項3~6のうちのいずれか1項に記載の光変調器付レーザダイオード。

【請求項8】 InP基板上に、一端から他端に至る帯状に形成されたメサ部を備え、上記一端側のレーザ発振部と上記他端側の光変調器部とがアイソレーション部により分離されてなる光変調器付半導体レーザダイオードの製造方法において、

上記InP基板上に上記活性層を含む半導体層を形成し、上記メサ部に対応してマスクを形成して該マスクの 両側の半導体層を上記アイソレーション部において上記レーザ発振部及び上記光変調器部より深く除去するようにして上記メサ部を形成するエッチング工程と、

上記マスクを選択成長マスクとして上記メサ部の両側に 高抵抗 I n P 層を成長させ、該高抵抗 I n P 層上の上記 レーザ発振部及び上記光変調器部において、上記メサ部 の上面端に到達し、かつ上記高抵抗 I n P 層上の上記ア イソレーション部においては上記メサの上面端に到達し ないように n 型 I n P 層を成長させる成長工程と、

上記アイソレーション部のn型InP層を除去する除去 50 工程とを含むことを特徴とする光変調器付半導体レーザ ダイオードの製造方法。

【請求項9】 InP基板上に、一端から他端に至る帯 状に形成されたメサ部を備え、上記一端側のレーザ発振 部と上記他端側の光変調器部とがアイソレーション部に より分離されてなる光変調器付半導体レーザダイオード の製造方法において、

上記InP基板上に上記活性層を含む半導体層を形成 し、上記メサ部に対応して上記アイソレーション部で上 記レーザ発振部及び上記光変調器部より幅が広くなるよ うにマスクを形成して該マスクの両側の半導体層を除去 10 することにより、上記アイソレーション部のメサ部の幅 が上記レーザ発振部及び上記光変調器部の幅より広いメ サ部を形成するエッチング工程と、

上記マスクを選択成長マスクとして上記メサ部の両側に 高抵抗InP層を成長させ、該高抵抗InP層上にn型 InP層を成長させる成長工程と、

上記レーザ発振部及び光変調器部における上記メサ部の 幅より広くかつ上記アイソレーション部における上記メ サ部の幅より狭い間隔で、上記メサ部に対して対称にな るように互いに平行な2つの溝を形成する溝形成工程と 20 ダイオードの製造方法。 を含むことを特徴とする光変調器付レーザダイオードの 製造方法。

【請求項10】 InP基板上に、一端から他端に至る 帯状に形成されたメサ部を備え、上記一端側のレーザ発 振部と上記他端側の光変調器部とがアイソレーション部 により分離されてなる光変調器付半導体レーザダイオー ドの製造方法において、

上記メサ部上に設けられた、上記アイソレーション部に おいて上記レーザ発振部及び上記光変調器部より幅の広 い部分を有するマスクを選択成長マスクとして上記メサ 部の両側に高抵抗InP層を成長させ、該高抵抗InP **層上にn型InP層を成長させる成長工程と、**

上記アイソレーション部におけるn型InP層を除去す る除去工程とを含むことを特徴とする光変調器付半導体 レーザダイオードの製造方法。

【請求項11】 上記成長工程において、上記アイソレ ーション部に幅の広い部分を複数箇所設けたマスクを選 択成長マスクとして用いた請求項10記載の光変調器付 半導体レーザダイオードの製造方法。

InP基板上に、一端から他端に至る 【請求項12】 帯状に形成されたメサ部を備え、上記一端側のレーザ発 振部と上記他端側の光変調器部とがアイソレーション部 により分離されてなる光変調器付半導体レーザダイオー ドの製造方法において、

上記In P基板上に上記活性層を含む半導体層を形成 し、上記メサ部に対応してマスクを形成して該マスクの 両側の半導体層を上記アイソレーション部において上記 レーザ発振部及び上記光変調器部より浅く除去すること により上記メサ部を形成するエッチング工程と、

上記マスクを選択成長マスクとして髙抵抗 In P層を上 50

記アイソレーション部において上記選択成長マスクの下 端に接するまで成長させた後、さらに該髙抵抗ІпР層 上にn型InP凮を成長させる成長工程と、

4

上記アイソレーション部のn型InP層を除去する除去 工程とを含むことを特徴とする光変調器付半導体レーザ ダイオードの製造方法。

【請求項13】 InP基板上に、一端から他端に至る 帯状に形成されたメサ部を備え、上記一端側のレーザ発 振部と上記他端側の光変調器部とがアイソレーション部 により分離されてなる光変調器付半導体レーザダイオー ドの製造方法において、

上記メサ部上に設けられた選択成長マスクと、上記アイ ソレーション部に該選択成長マスクの両側に所定の間隔 を隔てて設けられた成長膜厚増大マスクとを用いて上記 メサ部の両側に髙抵抗InP層を成長させた後、さらに 該高抵抗InP層上にn型InP層を成長させる成長工 程と、

上記アイソレーション部のn型InP層を除去する除去 工程とを含むことを特徴とする光変調器付半導体レーザ

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、主として超高速 光通信システムに用いられる光変調器付きレーザに関す るものである。

[0002]

【従来の技術】半導体レーザと光ファイバを用いて大量 のデータを送信するためには、半導体レーザを高速で変 調する必要がある。しかし、これまでの、単一モード半 導体レーザを注入電流を変えて直接変調する方式では、 注入キャリア密度の変動による波長変動(波長チャーピ ング)が大きいため、例えば、10Gbps以上の高速 変調には使えない。

【0003】そこで、これまでの直接変調方式に代わっ て、波長チャーピングの小さい光変調器で半導体レーザ を変調する方式が注目されるようになってきた。このよ うな用途に用いられるのが、「光変調器付きレーザ」で ある。光変調器付きレーザは、単一モード半導体レーザ と半導体レーザを変調するための高速光変調器を1チッ プ上に集積化しているので、光変調器とレーザ間の回路 40 が不要なため実用性が高く、大容量光通信のキーデバイ スとして極めて重要である。ところで、光変調器付きレ ーザの高速動作を実現するためには、変調器部の電気容 **量低減と、レーザと変調器間のアイソレーション部の高** 抵抗化が必要である。

【0004】従来の光変調器付半導体レーザダイオード は、図48、図49に示すように以下のように構成され ている。ここで、図48、図49において、(1)はI n P 基板、(203)は(変調器の)吸収層、(20

5) は活性層、吸収層を含むメサ、(206) は電流プ

ロック層、(261) は高抵抗InP層、(262) は n型InP層、(207) はp型InPクラッド層、 (208) はp型InGaAsコンタクト層、(9) は プロセスメサ溝、である。

【0005】図48に示すように、光変調器付半導体レーザダイオードにおいては、レーザ発振部303と変調器部301の間のアイソレーション部302の分離抵抗を大きくするために、(1)アイソレーション部302のn型InP層262を除去する、(2)p型InGaAsコンタクト層208を除去する、等の工夫をしている。しかし、(1)においては、実際には、n型InP層262が完全に除去できないことから、レーザ発振部303と変調器部301間の分離抵抗が低くなり、高周波リークが発生して、高速動作を妨げるという問題がしばしば発生する。従来の光変調器付半導体レーザダイオードの問題点を、プロセスフローに従って、さらに詳細に説明する。

【0006】従来の光変調器付レーザダイオードの製造方法では、まず、図39に示すように、InP基板1上に、レーザ発振部303の活性層202、変調器部301の吸収層203を含む所定の結晶層をエピタキシャル成長した後、約 6μ m幅の SiO_2 等の絶縁膜204をマスクにして、例えば、HBr等のエッチング液を用いたウェットエッチングにより、活性層202と吸収層203を含むメサ205を形成する。この時、メサ205の深さが約 4μ m、活性層202あるいは吸収層203の幅が約 1.3μ mになるようにする。

【0007】次に、図40に示すように、メサ205形成に用いたS i O_2 等の絶縁膜 204を選択成長マスクとして用いて、メサ205側面に、電流プロック層 206として、高抵抗 I n P層 261を $2\sim3$ μ mの厚さに、n型 I n P層 262を約1. 0 μ mの厚さに、MOCVD法により連続して埋め込み成長する。高抵抗 I n P層 261のドーパントとしては、例えば、Feを、また、n型 I n P層 262のドーパントとしては、例えば、Sを用いる。

【0008】ここで、高抵抗InP層261の上にn型InP層262を設ける理由を説明する。仮に、高抵抗InP層261上に直接p型InPクラッド層207を成長すると、p型InPクラッド層207のドーパントであるZnと高抵抗InP層261のドーパントであるZnと高抵抗InP層261の抵抗を下げてしまう。しかし、p型InPクラッド層207と高抵抗InP層261との間にn型InP層262を設けることによって、p型InPクラッド層207から高抵抗InP層261に向かって拡散しようとするZnをn型InP層262がトラップするので、高抵抗InP層261の低抵抗化を防ぐことができる。

【 $0\ 0\ 0\ 9$ 】なお、図 $4\ 0\ 0\ E\ -\ E$ 線についての断面 $6\ 2\$ が残存してしまう。このようにアイソレーション部 (アイソレーション部 $3\ 0\ 2\$ の断面)は、図 $4\ 1\$ に示す $50\$ にn型 $I\ n$ P B $2\ 6\ 2\$ がわずかでも残存すると、レーザ

ように、図40に示した変調器側端面と同じ形状になっ ている。次に、図42に示すように、アイソレーション 部302に相当する位置を所定の深さまでドライエッチ ングすることによって、アイソレーション部302のn 型InP層262を除去する。この時、エッチング量が 少なすぎるとメサ205から離れた位置の層厚が厚い部 分のn型InP層262が残ってしまうし、エッチング 量が多すぎると、レーザ部303の活性層202、ある いは、変調器部301の吸収層203までエッチングさ 10 れてしまうので、後工程で形成されるプロセスメサ溝よ り内側になる領域のn型InP層262が除去できる深 さとして、エッチング量を約0.6μm程度に設定して いる。n型InP層262の除去がうまくいった場合、 アイソレーション部302の断面は、図43に示すよう に、 n型 I n P 層 2 6 2 はきれいに除去されてなくなっ ている。

6

【0010】次に、図44、図45に示すようにウエハ全面にp型InPクラツド層207、p型InGaAsコンタクト層208を成長する。次に、図46、図4720に示すように、アイソレーション部のp型InGaAsコンタクト層208を酒石酸等のエッチング液を用いてエッチング除去する。最後に、図48に示すように、約5~7μm幅の間隔で互いに平行なプロセスメサ溝9を設けて、光変調器付半導体レーザダイオードが完成する。完成した素子のアイソレーション部302の断面は、図49のようになっており、n型InP層262の除去、p型InGaAsコンタクト層208の除去、および、プロセスメサ溝9の形成によって、分離抵抗の高抵抗化が図られている。

【発明が解決しようとする課題】しかしながら、実際には、アイソレーション部302のn型InP層262が図43に示したように完全には除去できないという問題点があった。例えば、図50に示すように、メサ205近傍のn型InP層262が残存することがある。これ40は、メサ205近傍のn型InP層262は選択成長中にInPが変質してエッチングされにくくなるためであると推測される。また、他の例としては、n型InP層262をエッチングする際に活性層202や吸収層203もエッチングされてしまわないよう、エッチング量は必要最小限の約0.6μmに設定しているので、n型InP層262が厚めに成長していた場合、図51に示すように、プロセスメサ帶9の内側に位置するn型InP層262が残存してしまう。このようにアイソレーションザ

7

発振部303と変調器部間の分離抵抗は数Ωに下がってしまう。その結果、レーザ初深部と変調器部の間に高周波リークが発生し変調器付きレーザダイオードの高速動作を損なうという問題があった。

【0013】そこで、本発明は、従来の問題点を解決し、アイソレーション部の分離抵抗を高くでき、高速動作が可能な変調器付半導体レーザダイオードを提供することを目的とする。

[0014]

【課題を解決するための手段】以上の目的を達成するた めに、本発明に係る第1の光変調器付半導体レーザダイ オードは、InP基板上に、一端から他端に至る帯状に 形成されたメサ部と、該メサ部の両側に埋め込み成長さ れた高抵抗InP層と、上記メサ部及び上記高抵抗In P層上に形成された p型クラッド層とを備え、アイソレ ーション部により上記一端側のレーザ発振部と上記他端 側の光変調器部とが分離されかつ上記レーザ発振部及び 上記光変調器部における上記高抵抗ІпР層上とp型ク ラッド層との間にn型InP層が形成されてなる光変調 器付半導体レーザダイオードにおいて、上記高抵抗In P層は、上記アイソレーション部において上記レーザ発 振部及び上記光変調器部より低くなるように形成された 上記メサ部両側の面上に成長されていることを特徴とす る。このように構成すると、アイソレーション部におけ るn型InP層の残存が極めて少ない光変調器付半導体 レーザダイオードとできる。

【0015】また、本発明に係る第1の光変調器付半導 体レーザダイオードは、アイソレーション部におけるn 型InP層の残存をより少なくするために上記メサ部 は、上記InP基板上に活性層を含む半導体層を形成し て、該メサ部の両側の半導体層をドライエッチングによ り除去することにより形成されていることが好ましい。 【0016】また、本発明に係る第2の光変調器付半導 体レーザダイオードは、InP基板上に、一端から他端 に至る帯状に形成されたメサ部と、該メサ部の両側に埋 め込み成長された髙抵抗InP層と、上記メサ部及び上 記高抵抗ІпР層上に形成されたp型クラッド層とを備 え、アイソレーション部により上記一端側のレーザ発振 部と上記他端側の光変調器部とが分離されかつ上記レー ザ発振部及び上記光変調器部における上記高抵抗InP 層上とp型クラッド層との間にn型InP層が形成され てなる光変調器付半導体レーザダイオードにおいて、上 記メサ部の両側に溝が形成されかつ上記メサ部は上記ア イソレーション部において、上記メサ部の両側面がそれ ぞれ、上記各溝の側壁と一致するように、かつ上記レー ザ発振部及び光変調器部において上記メサ部の両側面が 上記各構の側壁の内側に位置するように形成されている ことを特徴とする。以上のような構成にすると、製造過 程ではアイソレーション部に全くn型InP層を形成す ることなく、光変調器付半導体レーザダイオードを製造 することが可能となる。

【0017】また、本発明に係る第3の光変調器付半導 体レーザダイオードは、InP基板上に、一端から他端 に至る帯状に形成されたメサ部と、該メサ部の両側に埋 め込み成長された高抵抗InP層と、上記メサ部及び上 記高抵抗InP層上に形成されたp型クラッド層とを備 え、アイソレーション部により上記一端側のレーザ発振 部と上記他端側の光変調器部とが分離されかつ上記レー ザ発振部及び上記光変調器部における上記高抵抗 I n P **閻上とp型クラッド園との間にn型InP園が形成され** てなる光変調器付半導体レーザダイオードにおいて、上 記メサ部は上記レーザ発振部、上記アイソレーション部 及び光変調器部において略同一の幅を有し、上記高抵抗 InP層は、上記アイソレーション部において上記レー ザ発振部及び光変調器部より広い幅の選択成長マスクを 用いて成長されていることを特徴とする。このように構 成すると、アイソレーション部におけるn型InP層の 残存が極めて少ない光変調器付半導体レーザダイオード とできる。

8

導体レーザダイオードは、InP基板上に、一端から他端に至る帯状に形成されたメサ部と、該メサ部の両側に埋め込み成長された高抵抗InP層と、上記メサ部及び上記高抵抗InP層上に形成されたp型クラッド層とを備え、アイソレーション部により上記一端側のレーザ発振部及び上記光変調器部における上記高抵抗InP層上とp型クラッド層との間にn型InP層が形成されてなる光変調器付半導体レーザダイオードにおいて上記レーザ発振部及び上記光変調器部より高くないて上記レーザ発振部及び上記光変調器部より高くないて上記レーザ発振部及び上記光変調器部より高くないて上記レーザ発振部及び上記光変調器部より高くないることを特徴とする。このように構成しても、アイソレーション部におけるn型InP層の残存が極めて少ない光変調器付半導体レーザダイオードとできる。

【0018】さらに、本発明に係る第4の光変調器付半

【0019】またさらに、本発明に係る第5の光変調器 付半導体レーザダイオードは、InP基板上に、一端か ら他端に至る帯状に形成されたメサ部と、該メサ部の両 側に埋め込み成長された高抵抗ІпР層と、上記メサ部 及び上記高抵抗ІпР層上に形成された
р型クラッド層 40 とを備え、アイソレーション部により上記一端側のレー ザ発振部と上記他端側の光変調器部とが分離されかつ上 記レーザ発振部及び上記光変調器部における上記高抵抗 InP層上とp型クラッド層との間にn型InP層が形 成されてなる光変調器付半導体レーザダイオードにおい て、上記高抵抗InP層は、上記アイソレーション部に おいて上記メサ部から離れた位置で盛り上がるように成 長されていることを特徴とする。このように構成して も、アイソレーション部におけるn型InP層の残存が 極めて少ない光変調器付半導体レーザダイオードとでき

る。

【0020】また、本発明に係る第2~第5の光変調器付半導体レーザダイオードでは、上記メサ部は、上記半 導体基板上に活性層を含む半導体層を形成して、該メサ 部の両側の半導体をウエットエッチングで除去すること により形成することができる。

【0021】本発明に係る第1の光変調器付半導体レー ザダイオードの製造方法は、InP基板上に、一端から 他端に至る帯状に形成されたメサ部を備え、上記一端側 のレーザ発振部と上記他端側の光変調器部とがアイソレ ーション部により分離されてなる光変調器付半導体レー ザダイオードの製造方法において、上記InP基板上に 上記活性層を含む半導体層を形成し、上記メサ部に対応 してマスクを形成して該マスクの両側の半導体層を上記 アイソレーション部において上記レーザ発振部及び上記 光変調器部より深く除去するようにして上記メサ部を形 成するエッチング工程と、上記マスクを選択成長マスク として上記メサ部の両側に高抵抗InP層を成長させ、 該高抵抗InP層上の上記レーザ発振部及び上記光変調 器部において、上記メサ部の上面端に到達し、かつ上記 高抵抗 In P層上の上記アイソレーション部においては 上記メサの上面端に到達しないようにn型InP層を成 長させる成長工程と、上記アイソレーション部のn型I n P層を除去する除去工程とを含むことを特徴とする。 このようにすると、アイソレーション部において上記n 型InP層を上記メサ部に接しないように成長させるこ とができ、上記除去工程におけるアイソレーション部に おけるn型InP層の残存量を極めて少なくできる。

【0022】また、本発明に係る第2の光変調器付レー ザダイオードの製造方法、InP基板上に、一端から他 端に至る帯状に形成されたメサ部を備え、上記一端側の レーザ発振部と上記他端側の光変調器部とがアイソレー ション部により分離されてなる光変調器付半導体レーザ ダイオードの製造方法において、上記InP基板上に上 記活性層を含む半導体層を形成し、上記メサ部に対応し て上記アイソレーション部で上記レーザ発振部及び上記 光変調器部より幅が広くなるようにマスクを形成して該 マスクの両側の半導体層を除去することにより、上記ア イソレーション部のメサ部の幅が上記レーザ発振部及び 上記光変調器部の幅より広いメサ部を形成するエッチン グ工程と、上記マスクを選択成長マスクとして上記メサ 部の両側に高抵抗InP層を成長させ、該高抵抗InP 層上にn型InP層を成長させる成長工程と、上記レー ザ発振部及び光変調器部における上記メサ部の幅より広 くかつ上記アイソレーション部における上記メサ部の幅 より狭い間隔で、上記メサ部に対して対称になるように 互いに平行な2つの溝を形成する溝形成工程とを含むこ とを特徴とする。このようにすると、製造過程におい て、n型InP屬を形成することなく、光変調器付半導 体レーザダイオードを作製することができる。

10

【0023】さらに、本発明に係る第3の光変調器付半 導体レーザダイオードの製造方法は、InP基板上に、 一端から他端に至る帯状に形成されたメサ部を備え、上 記一端側のレーザ発振部と上記他端側の光変調器部とが アイソレーション部により分離されてなる光変調器付半 導体レーザダイオードの製造方法において、上記メサ部 上に設けられた、上記アイソレーション部において上記 レーザ発振部及び上記光変調器部より幅の広い部分を有 するマスクを選択成長マスクとして上記メサ部の両側に 高抵抗InP層を成長させ、該高抵抗InP層上にn型 InP層を成長させる成長工程と、上記アイソレーショ ン部におけるn型InP層を除去する除去工程とを含む ことを特徴とする。このようにすると、アイソレーショ ン部において上記n型InP層を上記メサ部に接しない ように成長させることができ、上記除去工程におけるア イソレーション部におけるn型InP層の残存量を極め て少なくできる。

【0024】また、本発明に係る第3の光変調器付半導体レーザダイオードの製造方法においては、アイソレーション部におけるn型InP層の残存量をより少なくするために、上記成長工程において、上記アイソレーション部に幅の広い部分を複数箇所設けたマスクを選択成長マスクとして用いてもよい。

【0025】また、本発明に係る第4の光変調器付半導 体レーザダイオードの製造方法は、InP基板上に、一 端から他端に至る帯状に形成されたメサ部を備え、上記 一端側のレーザ発振部と上記他端側の光変調器部とがア イソレーション部により分離されてなる光変調器付半導 体レーザダイオードの製造方法において、上記InP基 板上に上記活性層を含む半導体層を形成し、上記メサ部 に対応してマスクを形成して該マスクの両側の半導体層 を上記アイソレーション部において上記レーザ発振部及 び上記光変調器部より浅く除去することにより上記メサ 部を形成するエッチング工程と、上記マスクを選択成長 マスクとして高抵抗ІпР層を上記アイソレーション部 において上記選択成長マスクの下端に接するまで成長さ せた後、さらに該高抵抗InP層上にn型InP層を成 長させる成長工程と、上記アイソレーション部のn型I n P層を除去する除去工程とを含むことを特徴とする。 このようにすると、アイソレーション部において上記n 型InP層を上記メサ部に接しないように成長させるこ とができ、上記除去工程におけるアイソレーション部に

【0026】また、本発明に係る第5の光変調器付半導体レーザダイオードの製造方法は、InP基板上に、一端から他端に至る帯状に形成されたメサ部を備え、上記一端側のレーザ発振部と上記他端側の光変調器部とがアイソレーション部により分離されてなる光変調器付半導体レーザダイオードの製造方法において、上記メサ部上

おけるn型InP層の残存量を極めて少なくできる。

50 に設けられた選択成長マスクと、上記アイソレーション

20

12

部に該選択成長マスクの両側に所定の間隔を隔てて設けられた成長膜厚増大マスクとを用いて上記メサ部の両側に高抵抗 I n P層を成長させた後、さらに該高抵抗 I n P層上に n型 I n P層を成長させる成長工程と、上記アイソレーション部の n型 I n P層を除去する除去工程とを含むことを特徴とする。このようにすると、アイソレーション部において上記 n型 I n P層を上記メサ部に接しないように成長させることができ、上記除去工程におけるアイソレーション部における n型 I n P層の残存量を極めて少なくできる。

[0027]

【発明の実施の形態】以下、図面を参照して本発明に係る各実施の形態について説明する。

実施の形態1. 図1、図2に本発明の第1の実施例における光変調器付半導体レーザダイオードを示す。図1は斜視図、図2は図1におけるA-A、断面図である。本実施の形態1の光変調器付半導体レーザダイオードは、図1に示すように基板1に対して垂直な側面をもつメサ5を形成し、かつ該メサ5の深さがアイソレーション部102で深く、レーザ発振部103と変調器部101で浅くすることにより、埋込層を成長させる面のアイソレーション部102に凹部201を形成している。このように構成したことにより、アイソレーションメサ部102にn型InP層62が残存していない光変調器付半導体レーザダイオードを実現している。

【0028】以下、実施の形態1の光変調器付半導体レーザダイオードの製造方法を、図3~図11に示すプロセスフローを用いて詳細に説明する。尚、図において、図1、図2と同一のものには同一の符号を付して示している。本製造方法ではまず、図3に示すように、InP基板上1上に、レーザ発振部103の活性層2、変調器部の吸収層3を含む所定の結晶層をエピタキシャル成長した後、約 2μ m幅の SiO_2 等からなる絶縁膜4をマスクにして、 CH_4 - H_2 系ガスを用いたドライエッチングにより、活性層2と吸収層3を含むメサ5を形成する。この際、アイソレーション部102におけるメサ深さ(高さ)は、その他の領域よりも 0.5μ m程度深くなるように凹部201を形成する。

【0030】ここで、ドライエッチングで形成した矩形

のメサを選択成長マスクを用いてMOCVD法で埋め込 み成長する場合の成長過程と埋め込み形状について、図 12~図14を用いて説明する。まず、図12に示すよ うに、メサ側壁に平行な(110)面が成長表面からな くなるまでの成長過程1があり、次に、図13に示すよ うに、(111)B面上の成長がメサ5の頂上に到達す るまでの成長過程2が続き、しかる後に、図14に示す ような、(311)面上と(001)面上に成長する成 長過程3が続く。なお、メサ側壁にMOCVDで結晶成 長を行うには、成長中にHClを添加する必要があり、 添加するHC1流量により、成長過程1における(11 0)面の成長速度、ひいては、(111)B面の長さを 制御することができる。すなわち、添加するHC1流量 を減らすことにより、成長過程1における(001)真 上の成長速度に比べて(110)面上の相対的な成長速 度を早くすることができるので、(111)B面の長さ を長くすることができる。

【0031】従来例で説明したように、n型InP層62を高抵抗InP層61のドーパントであるFeとp型InPクラッド層7のドーパントであるZnの相互拡散を防ぐための層として有効に機能させるためには、n型InP層62がメサ5の頂上と接触して、かつ、メサ5近傍においてもn型InP層62がメサ5から離れたところと同程度に厚く成長させることが望ましい。このためには、成長過程1、2で高抵抗InP層61を成長させ、成長過程3に入ると同時に、n型InP層62を成長するように層厚を設定する必要がある。

【0032】実験結果によると、メサ深さが4μm程度 の場合、高抵抗 In P層 6 1 が 2 ~ 3 μm、 n型 In P 層62が約1.0μmの範囲で、所望の埋め込み形状、 言い換えればn型InP層62がメサ5の頂上に接触し て、かつ、メサ5近傍においても厚い埋め込み形状を得 ることができる。このように成長させた本実施の形態1 における、図4のアイソレーション部102の断面を、 図5に示す。上述のように、レーザ発振部103および 変調器部101においてn型InP層62がメサ頂上に 接して、かつ、十分な厚みをもつような層厚に設定した 場合、アイソレーション部においては、図5に示すよう に、 n型 I n P 層 6 2 はメサ 5 から離れて形成される。 これは、レーザ発振部103や変調器部101よりもア イソレーション部102のメサ深さを深くしていること によるもので、アイソレーション部102においては、 成長過程2でn型InP層62が成長されるからであ る。

【0033】次に、図6、図7に示すように、アイソレーション部102において、n型InP層62の表面から所定の深さまでドライエッチングすることによって、アイソレーション部102のn型InP層62を除去する。このとき、本発明においては、アイソレーション部50102のn型InP層62はメサ5から離れているた

14

【0034】これ以降のプロセスフローは、基本的に従来例と同じである。すなわち、図8、図9に示すように、ウエハ全面に p型 I n P クラッド $\[P \]$ n P 型 I n G a A s コンタクト $\[P \]$ 8 を成長し、次に、図10、図11 に示すように、アイソレーション部102の p型 I n G a A s コンタクト $\[P \]$ 8 をエッチング除去し、最後に、図1に示すように、 $\[P \]$ 5 ~ $\[P \]$ 7 $\[P \]$ 2 の形態 1 の光変調器付半導体レーザダイオードが完成する。完成した素子のアイソレーション部 1 0 2 の断面は、図2 のようになっており、 $\[P \]$ n P $\[P \]$ 6 2 が完全に除去できている。

【0035】以上のように、本実施の形態1によれば、アイソレーション部102のn型InP層62を完全に除去できるので、十数Ω以上の分離抵抗を安定して得ることができ、高周波特性の良好で高速動作可能な素子を、高歩留まりで製造することができる。また、本実施の形態1によれば、アイソレーション部102のn型InP層62をエッチング除去する工程そのものをなくすことが可能となるので、工程の簡素化とプロセスの安定化、ひいては、歩留まりの向上が可能となる。

【0036】実施の形態2.次に、本発明に係る実施の形態2の光変調器付半導体レーザダイオードについて説明する。図15は実施の形態2の光変調器付半導体レーザダイオードを示す斜視図であり、図16は図15におけるB-B、線についての断面図である。本実施の形態2の光変調器付半導体レーザダイオードは、アイソレーション部102の活性層2または変調器部101の吸収層2の幅よりも広くなっていて、かつ、アイソレーション部102におけるメサ5aにn型InP層62が残存していない構造を有する。

【0037】以下、実施の形態2の光変調器付半導体レーザダイオードの製造方法を、図15~図23を参照しながら説明する。尚、実施の形態2で示す図において、実施の形態1の説明に用いた図と同様のものには同様の符号を付して示している。

【0038】本製造方法では、まず、図17に示すように、InP基板上1上に、レーザ発振部103の活性層2、変調器部101の吸収層3を含む所定の結晶層をエ

ピタキシャル成長した後、 SiO_2 等の絶縁膜 4aをエッチングマスクにして、ウェットエッチングにより、活性 M と吸収 M 3 を含むメサ M 2 を形成する。この時の M 3 M 2 での絶縁膜 M 4 M 4 M 2 の幅は、M 2 で調器部 M 1 M 2 では従来と同じく約 M 2 M 2 M 2 では、M 3 M 2 M 2 M 2 M 3 M 2 M 3 M 2 M 3 M 4 M 3 M 3 M 4 M 5 M 5 M 5 M 6 M 5 M 5 M 5 M 6 M 5 M 5 M 6 M 6 M 7 M 6 M 7 M 7 M 7 M 7 M 7 M 7 M 9

【0039】この SiO_2 等の絶縁膜4aをエッチングマスクとしてHBr等を用いてウェットエッチングを行い、メサ5aを形成する。この時のメサ5aの形状は、従来同様、なだらかなすそ広がり形状となる。メサ深さが約 4μ mとなるようにエッチングをすると、レーザ発振部103の活性層2や変調器部101の吸収層3の幅は従来と同様、約 1.3μ mとなるのに対し、アイソレーション部102の吸収層幅は $5.5\sim7.5\mu$ mと後工程で形成されるプロセスメサ幅よりも広くなっている。

【0040】次に、図18に示すように、メサ5 aの形成に用いた SiO_2 膜4 aを選択成長マスクとして用いて、メサ5 aの側面に、電流ブロック層6 として、高抵抗 InP In

【0041】従来の光変調器付半導体レーザダイオード 30 は、この後に、アイソレーション部 102 を約 0.6μ m程度、ドライエッチングすることによって、アイソレーション部 102 の n 型 I n P I

【0042】これ以降のプロセスフローは、基本的に従来例と同じである。すなわち、図20、図21に示すように、ウエハ全面にp型InPクラツド層7、p型InPコンタクト層8を成長し、次に、図22、図23に示すように、アイソレーション部のp型InGaAsコンタクト層8をエッチング除去し、最後に、図15に示すように、5~7μm間隔で互いに平行な2つのプロセスメサ帶9を設けて、実施の形態2の光変調器付半導体レーザダイオードが完成する。完成した素子のアイソレー

30

16

ション部 102の断面は、図 16のようになっており、 当然のことながら、アイソレーション部に n型InP層 62は存在しない。

【0043】以上のように、本実施の形態2によれば、アイソレーション部102のn型InP層62をエッチング除去する工程が必要なくなるので、ウエハプロセスを簡素化できるうえに、十数Q以上の分離抵抗を安定して得ることができ、ひいては、高周波特性の良好で高速動作可能な素子を、高歩留まりで製造することができる。

【0044】実施の形態3.次に、本発明に係る実施の 形態3の光変調器付半導体レーザダイオードの製造方法 について、図24~図28を参照しながら説明する。本 実施の形態3の説明に用いる図において、実施の形態 1,2と同様のものには同様の符号を付して示してい る。

【0045】本製造方法では、まず、図24に示すように、InP基板上1上に、レーザ発振部の活性層2及び変調器部の吸収層3を含む所定の結晶層をエピタキシャル成長した後、 SiO_2 等の絶縁膜4bでメサ5aを形成するためのエッチングマスクを形成する。本実施の形態3では、この際、 SiO_2 等の絶縁膜4bの形状に工夫をしている。すなわち、変調器部およびレーザ発振部の絶縁膜4bの幅は、従来と同じく、約6 μ mであるが、アイソレーション部における絶縁膜4bの幅は、十数 μ mと広くし、かつその長さ(レーザ発振部又は変調器部における光の進行方向の長さをいい、この長さを言う場合は、長さXという。)が数 μ mと幅に比べて狭くしておく。

【0046】このように形成したマスクを用いてウェットエッチングによりメサ形成すると、アイソレーション部の絶縁膜幅が広くなっている部分はサイドエッチングが三方向から進む。この時、アイソレーション部の絶縁膜の長さXを[サイドエッチ量 \times 2]に設定しておけば、該絶縁膜の下は結晶がエッチオフ(エッチングにより除去)され、図24に示すように該絶縁膜が細長いひさし状になる。なお、レーザ発振部と変調器部のメサ5aの形状は、従来と同様、なだらかなすそ広がりの形状となり、メサ5aの深さが約 4μ mの時、活性層2あるいは吸収層3の幅は約 1.3μ mになる。

【0047】次に、図25に示すように、メサ5aの形成に用いた SiO_2 膜4bを選択成長マスクとして用いて、メサ5aの側面に、電流プロック層6として、高抵抗InP層61とn型InP862を、MOCVD法により連続して埋め込み成長する。この時、レーザ発振部および変調器部の電流プロック層6の埋め込み層の断面形状は、図25の変調器部の端面に表した形状のように従来と同じ形状になるが、アイソレーション部の断面形状は、図26に示すように、電流プロック層を成長させる時に昇温することにより絶縁膜4bのひさしが垂れ下

がるので、高抵抗InP層61がInP基板1側から成長していって絶縁膜4bの垂れ下がったひさしに到達すると、ひさしの下には結晶成長するための材料ガスが供給されなくなるので、ひさし下の成長は停止する。そして、ひさし下の成長が停止した後にn型InP層62を成長させることにより、n型InP層62がメサ5aから離れた形状に埋め込むことができる。

【0048】次に、図27、図28に示すように、アイソレーション部に相当する位置を約 0.6μ mドライエッチングすることによって、アイソレーション部のn型 I n P B 6 2 を除去する。このとき、本実施の形態 3 においては、アイソレーション部のn型 I n P B 6 2 を除去することはない。また、サ5 a から離れているため、従来のように、メサ5 a から離れているため、従来のように、メサ5 a が残存することはない。また、選択成長マスクとして用いる絶縁膜 4 b のアイソレーション部のひさしめ長さをこの後工程で形成されるプロセスメサB 5 B 7 B 8 B 9 9

【0049】これ以降のプロセスフローは、基本的に従来例と同じである。すなわち、ウエハ全面にp型InPクラッド層、p型InGaAsコンタクト層を成長し、次にアイソレーション部のpInGaAsコンタクト層をエッチング除去し、最後に、 $5\sim7\mu$ m幅のプロセスメサ溝を設けて、実施の形態3の光変調器付半導体レーザダイオードが完成する。

【0050】以上のように、本実施の形態3によれば、アイソレーション部の選択成長マスクの形状を上述のように工夫することにより、簡単な方法で、n型InP層をメサから離すことができ、その後のアイソレーション部の1型InP層を除去する工程で、メサ近傍でn型InP層が残存をなくすことができ、十数Q以上の分離抵抗を安定して得ることができる。その結果、高周波特性の良好で高速動作可能な素子を留まりで得ることができる。また、アイソレーション部の選択成長マスクのひさしの幅をプロセスメサ幅よりも広くして、メサの両脇のn型InP層の間の距離をプロセスメサ幅よりも広くすることにより、アイソレーション部のn型InP層62をエッチング除去する工程を無くすことができるので、工程の簡素化とプロセスの安定化に大きく貢献することができる。

【0051】実施の形態4.次に、図29~図31を参照しながら、本発明に係る実施の形態4の光変調器付半導体レーザダイオードの製造方法について説明する。図29~図31において、既出の図と同一のものには同様の符号を付して示している。本実施の形態4は、実施の形態3における絶縁膜4bの細長いひさしの数を2本に

18

した絶縁膜4cを用いたものである。従って、本実施の 形態4の光変調器付半導体レーザダイオードは、アイソ レーション部に導波路方向に2箇所以上、n型InP層 を除去した領域を有するものとなる。以下、実施の形態 4の光変調器付半導体レーザダイオードの製造方法を詳 細に説明する。

【0052】本方法においてはまず、図29に示すよう に、従来と同様、InP基板上1上に、レーザ発振部の 活性層2、変調器部の吸収層3を含む所定の結晶層をエ ピタキシャル成長した後、SiO2等の絶縁膜4cでメ サ形成用のエッチングマスクを形成し、ウェットエッチ ングによりメサ形成したところである。絶縁膜4cの細 長いひさしに相当する部分の寸法を、実施の形態3と同 様、幅を十数 μ m、長さXを数 μ mの [サイドエッチ量 ×2] 以下にする。このようにすると、細長いひさしの 数が2本以上においても、ウェットエッチングによるサ イドエッチを利用して、実施の形態3と同様の形状にメ サを形成することができる。なお、この図では、絶縁膜 の細長いひさしの数は2本であるが、3本以上でも構わ ない。

【0053】図30、図31は、SiO2膜からなる絶 縁膜4cを選択成長マスクとして用いて、メサ5a側面 に、電流プロック層6として、高抵抗 In P層61とn 型InP層62を、MOCVD法により連続して埋め込 み成長したところである。本実施の形態4のように、S iO2等の絶縁膜4cの細長いひさしが2本以上ある場 合、ブロック層成長時の昇温で細長いひさしのそれぞれ が垂れ下がるので、アイソレーション部内に、n型In P層62においてメサ5aから離れている領域がひさし の数だけ形成される。

【0054】このように、本実施の形態4は、実施の形 態3と同様の作用効果を有しさらにアイソレーション部 の選択成長マスクの細長いひさしの数を複数にすること によって、ひさしの長さXに制限されずにどのようなア イソレーション幅にも適用することができる。また、ア イソレーション部の選択成長マスクのひさしの幅をプロ セスメサ幅よりも広くすることにより、メサの両脇のn 型InP層の距離をプロセスメサ幅5~7μmよりも広 くすることができれば、アイソレーション部のn型In 施の形態3ど同様である。

【0055】実施の形態5.以下、本発明に係る実施の 形態5の光変調器付半導体レーザダイオードについて、 図32~図36を参照しながら説明する。図32~図3 6に於いて、1はn型InP基板、2はInGaAsP 活性層、3は吸収層、63は高抵抗 In P電流プロック 層、64はn型InP層、75はp型InPクラッド 層、76はp型InGaAsコンタクト層、77はSi 〇2等の絶縁膜を示す。本実施の形態5では、Si〇2絶 **緑膜77からなるマスクの幅は約6μmとし、活性層幅** は約1. 3μmとする。また、高抵抗ΙηΡ層電流プロ ック層63のドーパントとしては、例えばFeを用いる ことができる。

【0056】ここで、本実施の形態5は、DFB-レー ザ発振部、変調器部において図35に示すように深さ4 μ m、素子分離部で図36に示すように深さ3 μ mと、 深さの異なるメサを形成した後、髙抵抗InP電流プロ ック層3を3μmの厚さに、n型InP層64を1μm の厚さに、合計4μmの厚さに成長するようにしたこと を特徴とし、これにより素子分離部における分離抵抗を 髙くしたものである。

【0057】すなわち、本実施の形態5の光変調器付半 導体レーザダイオードの製造方法では、メサを形成する ときに、DFB-レーザ発振部及び変調器部のみをあら かじめドライエッチチングにより 1 μ mエッチングした 後、アイソレーション部を含む全体をウェットエッチン グで3μmエッチングすることにより深さの異なるメサ を形成する。そして、そのメサの両側にまず高抵抗 In P電流プロック層3を3μmの厚さに成長させる。この ようにすると、図35に示すように、DFB-レーザ発 20 振部及び変調器部では絶縁膜77の両側面と高抵抗In P電流プロック層63の表面との間に隙間ができるのに 対して、アイソレーション部では図36に示すように絶 緑膜77の両側面に接するところまで、高抵抗 I n P 電 流ブロック層63が成長する。

【0058】このような状態で、n型InP層64を1 μ mの厚さに成長させると、図35に示すように、 \overline{D} F B-レーザ発振部及び変調器部ではメサに接するように n型InP層64が成長されるのに対して、アイソレー 30 ション部では図36に示すように絶縁膜77の外側にn 型InP層64がメサから離れて成長される。

【0059】次に、この状態で、SiO2絶縁膜77を エッチングマスクとして約1μmエッチングすることに より、SiO₂絶縁膜77の両側のn型InP層64を 除去する。そして、絶縁膜77をフッ酸系水溶液で除去 し、全面にp型InPクラッド層75を約1.5μmの 厚さに成長し、p型InGaAコンタクト層76を約1 μmの厚さに成長する。

【0060】以上のように構成された変調器付半導体レ P層をエッチング除去する工程が必要なくなるのは、実 40 ーザダイオードにおいて、順方向電圧が印加されるDF B-レーザ発振部では注入された電子とホールが高抵抗 (Feドープ) InP層63とn型InP層64でプロ ックされるため、髙出力動作が可能となる。一方、素子 分離部では低抵抗 n型 I n P 6 4 が除去されているた め、DFB-レーザ発振部と変調器部の間のアイソレー ション抵抗を高くすることが出来、変調器部に高周波を 印加した場合に問題となるDFB-レーザ発振部への電 流リークが抑制できる。本実施の形態5では、具体的に はアイソレーション抵抗値として、10 k Ω以上は確保 50 でき、n型InP層を除去しない場合に比べ5倍以上高

20

抵抗化が図れる。

【0061】本実施の形態5では、素子分離部のみn型InP層を除去したが、変調器部のn型InP層も同様の方法を用いて除去するようにしても良い。また、メサ深さと、電流プロック層の厚み等の具体的な数値は一例として示したものであり、本発明はこれらの数値に限定されるものではない。

【0062】実施の形態6.以下、本発明に係る実施の形態6の光変調器付半導体レーザダイオードの製造方法では、アイソレーション部において、メサを形成するためのマスクを兼ねたストライプ状のSiO2絶縁膜77の両側に図37の平面図に示すように、成長速度を増大させるためのマスク77aを形成して、高抵抗InP層電流プロック層63とn型InP層64を成長させたことを特徴としている。本実施の形態6の製造方法は、半導体レーザダイオードの製造に用いられる、MOCVD、MBE等の結晶成長法では、結晶成長する領域が狭いほど成長速度が速くなること(例えばIEEE,JOURNALOF QUANTUMELECTRONICS.VOL.29.N0.6,JUNE1993)を利用したものである。

【0063】すなわち、本実施の形態6の製造方法にお いて、アイソレーション部のSi〇ヶ絶縁膜77の両側 に膜厚増大用マスク77aが形成されているので、図3 8の断面図に示すようにSiO2絶縁膜77と膜厚増大 用マスク77aの間では、高抵抗InP電流プロック層 63が盛り上がるように厚く成長される。この高抵抗 I nP電流プロック層をSiO2絶縁膜77と膜厚増大用 マスク77aの各側面に接するところまで成長させた 後、p型InP層64を成長させると図38に示すよう にメサ5 bから離れてp型 I n P層64が形成される。 【0064】尚、図38において点線80は、膜厚増大 用マスク77aを形成しないで、高抵抗InP電流プロ ック層63を成長させた、レーザ発振部及び変調器部の 形状を示している。従って、レーザ発振部及び変調器部 では、高抵抗 In P電流プロック層 63 はメサ5 bに接 するように成長される。

【0066】また、本実施の形態6において、マスクの 寸法は、例えば、中央のストライプ部のSiO2絶録膜 77が約 6μ m、中央のSiO2絶縁膜77と両側のマスク77aとの間隔を 10μ m程度に設定し、両側のマスク77aの幅は20から 50μ mに設定する。

[0067]

【発明の効果】以上、詳細に説明したように、本発明に係る第1の光変調器付半導体レーザダイオードは、上記高抵抗InP層は、上記アイソレーション部において上記レーザ発振部及び上記光変調器部より低くなるように形成された上記メサ部両側の面上に成長されているので、アイソレーション部におけるn型InP層の残存が極めて少ない光変調器付半導体レーザダイオードとできることから、アイソレーション部の分離抵抗を高くでき、高速動作をさせることができる。

【0068】また、本発明に係る第1の光変調器付半導体レーザダイオードでは、上記メサ部を上記InP基板上に活性層を含む半導体層を形成して、該メサ部の両側の半導体層をドライエッチングにより除去することにより形成することにより、アイソレーション部におけるn型InP層の残存をより少なくでき、よりアイソレーション部の分離抵抗を高くでき、高速動作をさせることができる。

【0069】また、本発明に係る第2の光変調器付半導体レーザダイオードは、上記メサ部の両側に構が形成されかつ上記メサ部は上記アイソレーション部において、上記メサ部の両側面がそれぞれ、上記各構の側壁と一致するように、かつ上記レーザ発振部及び光変調器部において上記メサ部の両側面が上記各構の側壁の内側に位置するように形成されているので、製造過程ではアイソレーション部に全くn型InP層を形成することなく、製造することができ、アイソレーション部におけるn型InP層の全く存在しない光変調器付半導体レーザダイオードとできる。従って、アイソレーション部の分離抵抗を高くでき、高速動作をさせることができる。

【0070】また、本発明に係る第3の光変調器付半導体レーザダイオードは、上記メサ部は上記レーザ発振部、上記アイソレーション部及び光変調器部において略同一の幅を有し、上記高抵抗InP層は、上記アイソレーション部において上記レーザ発振部及び光変調器部より広い幅の選択成長マスクを用いて成長されている。これによって、アイソレーション部におけるn型InP層の残存が極めて少ない光変調器付半導体レーザダイオードとできるので、アイソレーション部の分離抵抗を高くでき、高速動作をさせることができる。

【0071】さらに、本発明に係る第4の光変調器付半 導体レーザダイオードは、上記高抵抗InP層は、上記 アイソレーション部において上記レーザ発振部及び上記 光変調器部より高くなるように形成された上記メサ部両 側の面上に成長されている。これによって、アイソレー ション部におけるn型InP層の残存が極めて少ない光 50 変調器付半導体レーザダイオードとできるので、アイソ

40

22

レーション部の分離抵抗を高くでき、高速動作をさせる ことができる。

【0072】またさらに、本発明に係る第5の光変調器付半導体レーザダイオードは、上記高抵抗InP層は、上記アイソレーション部において上記メサ部から離れた位置で盛り上がるように成長されているので、アイソレーション部におけるn型InP層の残存が極めて少なくできることから、アイソレーション部の分離抵抗を高くでき、高速動作をさせることができる。

【0073】また、本発明に係る第2~第5の光変調器付半導体レーザダイオードでは、上記メサ部は、上記半導体基板上に活性層を含む半導体層を形成して、該メサ部の両側の半導体をウエットエッチングで除去することにより形成することにより、容易にメサを形成することができ、安価に製造できる。

【0074】また、本発明に係る第1の光変調器付半導 体レーザダイオードの製造方法は、上記アイソレーショ ン部において上記レーザ発振部及び上記光変調器部より 深くなるようにエッチングして上記メサ部を形成するエ ッチング工程と、上記メサ部の両側に高抵抗 In P層を 成長させ後、上記レーザ発振部及び上記光変調器部にお いて、上記メサ部の上面端に到達し、かつ上記高抵抗I n P 園上の上記アイソレーション部においては上記メサ の上面端に到達しないようにn型InP層を成長させる 成長工程と、上記アイソレーション部のn型InP層を 除去する除去工程とを含んでいる。これによって、上記 除去工程におけるアイソレーション部におけるn型In P層の残存量を極めて少なくできるので、アイソレーシ ョン部の分離抵抗を高くでき、高速動作をさせることが できる光変調器付レーザダイオードを製造することがで きる。

【0075】また、本発明に係る第2の光変調器付レー ザダイオードの製造方法、マスク形状に対応させて上記 アイソレーション部のメサ部の幅が上記レーザ発振部及 び上記光変調器部の幅より広いメサ部を形成するエッチ ング工程と、上記マスクを選択成長マスクとして上記メ サ部の両側に高抵抗InP層を成長させ、該高抵抗In P層上にn型InP層を成長させる成長工程と、上記レ ーザ発振部及び光変調器部における上記メサ部の幅より 広くかつ上記アイソレーション部における上記メサ部の 幅より狭い間隔で、上記メサ部に対して対称になるよう に互いに平行な2つの溝を形成する溝形成工程とを含ん でいる。これによって、製造過程において、n型InP 層を形成することなく製造しているで、アイソレーショ ン部においてn型InP層が全く存在しない分離抵抗の 高い高速動作が可能な光変調器付レーザダイオードを製 造することができる。

【0076】さらに、本発明に係る第3の光変調器付半 導体レーザダイオードの製造方法は、上記メサ部上に設 けられた、上記アイソレーション部において幅の広い部 分を有する選択成長マスクとして上記メサ部の両側に高抵抗InP層を成長させ、該高抵抗InP層上にn型InP層を成長させる成長工程と、上記アイソレーション部におけるn型InP層を除去する除去工程とを含んでいるので、アイソレーション部において上記n型InP層を上記メサ部に接しないように成長させることができ、上記除去工程におけるアイソレーション部におけるn型InP層の残存量を極めて少なくできる。従って、本製造方法によれば、アイソレーション部においてn型InP層の残存量が極めて少ない分離抵抗の高い高速動作が可能な光変調器付レーザダイオードを製造することができる。

【0077】また、本発明に係る第3の光変調器付半導体レーザダイオードの製造方法において、上記成長工程で、上記アイソレーション部に幅の広い部分を複数箇所設けたマスクを選択成長マスクとして用いることにより、アイソレーション部におけるn型InP層の残存量をより少なくできる。従って、本製造方法によれば、分離抵抗のより高いより高速動作が可能な光変調器付レーザダイオードを製造することができる。

【0078】また、本発明に係る第4の光変調器付半導 体レーザダイオードの製造方法は、上記メサ部に対応し てマスクを形成して該マスクの両側の半導体層を上記ア イソレーション部において上記レーザ発振部及び上記光 変調器部より浅く除去することにより上記メサ部を形成 するエッチング工程と、上記マスクを選択成長マスクと して高抵抗 In P層を上記アイソレーション部において 上記選択成長マスクの下端に接するまで成長させた後、 さらに該髙抵抗ІпР層上にn型ІпР層を成長させる 成長工程と、上記アイソレーション部のn型InP層を 除去する除去工程とを含んでいるので、アイソレーショ ン部において上記n型InP層を上記メサ部に接しない ように成長させることができ、上記除去工程におけるア イソレーション部におけるn型InP層の残存量を極め て少なくできる。従って、本製造方法によれば、分離抵 抗の高い高速動作が可能な光変調器付レーザダイオード を製造することができる。

【0079】また、本発明に係る第5の光変調器付半導体レーザダイオードの製造方法は、上記メサ部上に設けられた選択成長マスクと、上記アイソレーション部に該選択成長マスクの両側に所定の間隔を隔てて設けられた成長膜厚増大マスクとを用いて上記メサ部の両側に高抵抗InP層を成長させた後、さらに該高抵抗InP層上にn型InP層を成長させて、上記アイソレーション部のn型InP層を除去しているので、アイソレーション部において上記n型InP層を上記メサ部に接しないように成長させることができ、上記除去工程におけるアイソレーション部におけるn型InP層の残存量を極めて少なくできる。従って、本製造方法によれば、分離抵抗の高い高速動作が可能な光変調器付レーザダイオードを

製造することができる。

【図面の簡単な説明】

【図1】 本発明に係る実施の形態1の光変調器付半導 体レーザダイオードの構成を示す斜視図である。

【図2】 図1におけるA-A'線についての断面図で ある。

【図3】 実施の形態1の光変調器付半導体レーザダイ オードの製造方法において、メサ部を形成した後の斜視 図である。

オードの製造方法において、n型InP層を成長させた 後の斜視図である。

【図5】 図4のアイソレーション部における断面図で ある。

【図6】 実施の形態1の光変調器付半導体レーザダイ オードの製造方法において、アイソレーション部のn型 InP層を除去した後の斜視図である。

【図7】 図6のアイソレーション部における断面図で ある。

【図8】 実施の形態1の光変調器付半導体レーザダイ 20 オードの製造方法において、p型ІпGaAsコンタク ト層を形成した後の斜視図である。

【図9】 図8のアイソレーション部における断面図で ある。

【図10】 実施の形態1の光変調器付半導体レーザダ イオードの製造方法において、アイソレーション部のp 型InGaAsコンタクト層を除去した後の斜視図であ る。

【図11】 図10のアイソレーション部における断面 図である。

【図12】 実施の形態1の原理を説明するための、成 長過程1説明用の図面である。

【図13】 実施の形態1の原理を説明するための、成 長過程2説明用の図面である。

【図14】 実施の形態1の原理を説明するための、成 長過程3説明用の図面である。

【図15】 本発明に係る実施の形態2の光変調器付半 導体レーザダイオードの構成を示す斜視図である。

【図16】 図15におけるB-B'線についての断面 図である。

【図17】 実施の形態2の光変調器付半導体レーザダ イオードの製造方法において、メサを形成した後の斜視 図である。

【図18】 実施の形態2の光変調器付半導体レーザダ イオードの製造方法において、電流プロック層を埋め込 み成長させた後の斜視図である。

【図19】 図18のアイソレーション部の断面図であ る。

【図20】 実施の形態2の光変調器付半導体レーザダ イオードの製造方法において、p型InPコンタクト層 50 る。

を形成した後の斜視図である。

図21のアイソレーション部の断面図であ 【図21】

【図22】 実施の形態2の光変調器付半導体レーザダ イオードの製造方法において、アイソレーション部のp 型InPコンタクト層を形成した後の斜視図である。

【図23】 図21のアイソレーション部の断面図であ る。

【図24】 実施の形態3の光変調器付半導体レーザダ 【図4】 実施の形態1の光変調器付半導体レーザダイ 10 イオードの製造方法において、メサを形成した後の斜視 図である。

> 【図25】 実施の形態3の光変調器付半導体レーザダ イオードの製造方法において、電流ブロック層を埋め込 み成長させた後の斜視図である。

> 【図26】 図25のアイソレーション部の断面図であ る。

> 【図27】 実施の形態3の光変調器付半導体レーザダ イオードの製造方法において、アイソレーション部のn 型InP層を除去した後の斜視図である。

【図28】 図27のアイソレーション部の断面図であ る。

【図29】 実施の形態4の光変調器付半導体レーザダ イオードの製造方法において、メサを形成した後の斜視 図である。

実施の形態4の光変調器付半導体レーザダ 【図30】 イオードの製造方法において、電流ブロック層を埋め込 み成長させた後の斜視図である。

図30のアイソレーション部の断面図であ 【図31】 る。

【図32】 本発明に係る実施の形態5の光変調器付半 30 導体レーザダイオードの概略構成を示す斜視図である。

【図33】 図32の変調器部における断面図である。

【図34】 図32のアイソレーション部における断面 図である。

【図35】 実施の形態5の光変調器付半導体レーザダ イオードの製造方法において、高抵抗InP層電流プロ ック層及びn型InP層を埋め込み成長させた後の変調 器部における断面図である。

【図36】 実施の形態5の光変調器付半導体レーザダ 40 イオードの製造方法において、高抵抗 In P層電流プロ ック層及びn型InP層を埋め込み成長させた後のアイ ソレーション部における断面図である。

【図37】 実施の形態6のマスク構造を示す平面図で ある。

【図38】 実施の形態6の光変調器付半導体レーザダ イオードの製造方法において、p型InP層を成長させ た後の断面図である。

従来例の光変調器付半導体レーザダイオー 【図39】 ドの製造方法において、メサを形成した後の斜視図であ

94

【図40】 従来例の光変調器付半導体レーザダイオー ドの製造方法において、電流プロック層を埋め込み成長 させた後の斜視図である。

【図41】 図40のE-E'線についての断面図であ る。

【図42】 従来例の光変調器付半導体レーザダイオー ドの製造方法において、アイソレーション部のn型In P層を除去した後の斜視図である。

図42のアイソレーション部における断面 【図43】 図である。

【図44】 従来例の光変調器付半導体レーザダイオー ドの製造方法において、p型InPコンタクト層を形成 した後の斜視図である。

【図45】 図44のアイソレーション部の断面図であ る。

【図46】 従来例の光変調器付半導体レーザダイオー ドの製造方法において、アイソレーション部のp型In Pコンタクト層を形成した後の斜視図である。

【図47】 図46のアイソレーション部の断面図であ

る。

従来例の光変調器付半導体レーザダイオー 【図48】 ドの全体構成を示す斜視図である。

図48のF-F'線についての断面図であ 【図49】 る。


従来例の問題点を説明するためのアイソレ 【図50】 ーション部の一例の断面図である。

【図51】 従来例の問題点を説明するためのアイソレ ーション部の他の例の断面図である。

【符号の説明】

1 InP基板、2 活性層、3 吸収層、4 膜、5 メサ、6 電流プロック層、7,75 p型I nPクラッド層、8,76 p型InGaAsコンタク ト層、61 高抵抗InP層、62、64 n型InP 層、63 高抵抗 In P電流プロック層、77 SiO 2絶縁膜、77a 膜厚増大用マスク、101 変調器 部、102 アイソレーション部、103 レーザ発振 部、201凹部。

【図1】



1: InP基板

9! メサ溝

3: 吸収層

おいメサ

6: 電流プロック層


61:高抵抗InP層

62: n型 InP 層


7: P型InPクラッ<u>ド</u>層:

8:P型コンタクト層


【図2】




【図5】





[図3]




【図4】










[図40] 【図41】 206 262 261 262 261 206 205 203 【図44】 262-208 207 [図42] ____205 _203 0.6µm 205 203 【図46】 【図47】 203 205 -208 アイソ レーション部 207 -261 262 `261[°] [図49] 203 205 【図48】 261 301 【図50】 205 203 262 261 205 203

【図51】



フロントページの続き

(72)発明者 瀧口 透

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 三橋 豊

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

Fターム(参考) 2H079 AA02 AA13 BA01 CA05 DA16

DA22 EA07 EB06 JA04 KA18

5F043 AA15 BB08 DD15 DD30 FF05

GG06 GG10

5F073 AA22 AA64 AA89 AB12 AB21

BA01 CA12 CB02 CB11 DA05

DA22 DA24 EA14